Kleiner ist besser – das gilt auch für Mikrochips. Mittlerweile aber stoßen klassische Aufbauten mit standardisierten Bauteilgrößen an ihre Grenzen. Ein Beispiel ist die Elektronik von Ultra-HD-Kameras, die viermal mehr Bildpunkte aufnehmen als Kameras mit Full-HD-Auflösung: Um die dabei entstehenden Datenmengen energiesparend und auf kleinem Raum zu verarbeiten, muss die Anordnung von Prozessor und dem Wide-I/O-Speicher auf der Leiterplatte neu und dreidimensional gedacht werden.

Diese Idee haben Forscher des Fraunhofer IIS, Institutsteil EAS, umgesetzt. Für das Projekt»Memory³« haben sie einen Chipaufbau entwickelt, der den Hochleistungs-Anforderungen von Ultra-HD-Kameras gerecht wird. Der »Clou« des neuen Chips ist eine Reduktion der Leitungsbreite: Prozessor und Speicher sind im selben Gehäuse angeordnet. Dazwischen arbeitet eine dünne Trägerschicht (Interposer) als Datenleitung. Durch diese hochfeine Leitungsstruktur können Prozessor und Speicher so dicht »zusammenwachsen«, dass sich der Datenaustausch deutlich beschleunigt. Die Daten können mit einer Geschwindigkeit von bis zu 400 GBit/s übertragen werden – das entspricht dem Vierfachen des bislang Möglichen. Ein weiterer Vorteil: Der Energieverbrauch sinkt.  Rund eineinhalb Jahre haben die Experten für die theoretische Entwicklung und den Bau eines Prototyps benötigt. Der Entwicklungspartner Dream Chip Technologies hatte das Team vor allem im Bereich der Applikationen unterstützt. Der aktuelle Aufbau des 3D-Mikrochips wurde vor allem in Hinblick auf Ultra-HD-Kameras entwickelt. Er kann aber künftig auch in anderen Bereichen wie etwa bei Grafikkarten oder Vermittlungsknoten von Glasfasernetzen eingesetzt werden.

Das Projekt Memory³ wurde vom Bundesministerium für Wirtschaft und Energie im Rahmen des Zentralen Innovationsprogramms Mittelstand (ZIM) unterstützt.